

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-175491

(43) Date of publication of application: 02.07.1999

(51)Int.CI.

G06F 15/163

(21)Application number: 10-241606

(71)Applicant: INTERNATL BUSINESS MACH

CORP (IBM)

(22)Date of filing:

27.08.1998

(72)Inventor: ANDREWS LAWRENCE P

BECKMAN RICHARD CLYDE ENG ROBERT CHIH-TSIN LINGER JUDITH MARIE

PETTY JOSEPH C JR SINIBALDI JOHN CLAUDE TURBEVILLE GARY L

WILLIAMS KEVIN BRADLEY

(30)Priority

Priority number: 97 944209

Priority date: 06.10.1997


Priority country: US

(54) MULTI-BUS MULTIPLEX COMMUNICATION ADAPTOR FOR DSP BASE

(57)Abstract:

PROBLEM TO BE SOLVED: To distribute the operation that processes transmission data of a primary speed by making a host processor read information from 2nd data memory when an interrupt is received.

SOLUTION: Although 16-bits in a HBRIDGE interrupt register are usually used to represent different types of services up to sixteen, a digital signal processor(DSP) 12 sends a control block of data that represents an interrupt to be requested to a prescribed area in data memory of a controller card 4 by direct memory access process. Therefore, DSP subsystems 12 set a certain bit to send an interrupt through PCI buses 48 and 53. When the interrupt is received through an interrupt A line, a controller processor 53a decides that a DSP subsystem 12-0 requested the interrupt, and when the interrupt is received through an interrupt B line, it decides that one of DSPs 12-1 to 12-7 requested it.



LEGAL STATUS.

[Date of request for examination]

22.07.1999

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-175491

(43)公開日 平成11年(1999)7月2日

(51) Int.Cl.6

識別記号

FΙ

G06F 15/163

G06F 15/16

310P

審査請求 未請求 請求項の数17 OL (全 14 頁)

(21)出願番号

特願平10-241606

(22)出顧日

平成10年(1998) 8月27日

(31)優先権主張番号 08/944209

(32)優先日

1997年10月6日

(33)優先権主張国

米国(US)

(71)出願人 390009531

インターナショナル・ビジネス・マシーン

ズ・コーポレイション

INTERNATIONAL BUSIN

ESS MASCHINES CORPO

RATION

アメリカ合衆国10504、ニューヨーク州

アーモンク (番地なし)

(72) 発明者 ローレンス・ピー・アンドリュース

アメリカ合衆国33431、フロリダ州ポカ・ ラトン、トウェンティフォース・コート、

エヌ・イー 275

(74)代理人 弁理士 坂口 博 (外1名)


最終頁に続く

(54) 【発明の名称】 DSPベースのマルチパス多重通信アダプタ

(57)【 要約】

【課題】一次速度で伝送されるデータを処理する作業が 2 つ以上のDSP に容易に分散されるよう に、複数のカ ード 上に存在するそれらDSP がPCI 及びTDMバス を介してコミュニケートするアダプタを提供する。

【 解決手段】一対の通信アダプタの各々は複数のディジ タル信号プロセッサと、マルチチャネル電話回線を接続 するためのネットワーク・インターフェース回路を含 む。通信アダプタ同士を接続するバスは一方のアダプタ に接続されたネットワーク回線及び他方のアダプタのデ ィジタル信号プロセッサの間でデータを搬送することが できる。各アダプタ・カードにおけるディジタル信号プ ロセッサはホスト・プロセッサ又はコントローラ・プロ セッサに接続される。各ディジタル信号プロセッサはホ スト・プロセッサのデータ・メモリに割込制御ブロック をデータとして送信すること、及びホスト・プロセッサ にデータ・メモリを調べさせる割込をその後に送ること によってそのホスト・プロセッサに割込を行う。



【特許請求の範囲】

【 請求項1 】第1 データ・メモリをアクセスするディジ タル信号プロセッサ・サブシステムから第2 データ・メ モリをアクセスするホスト・プロセッサに割込情報を転 送するための方法にして、前記ディジタル信号プロセッ サ・サブシステムは割込線及び複数のデータ線によって 前記ホスト・プロセッサに接続されていることを含む方

(a) 前記データ線を通して前記ディジタル信号プロセ ッサ・サブシステムから前記第2 データ・メモリ におけ 10 る所定のエリアに前記割込情報を制御ブロックとして転 送するステップと、

(b) 前記ディジタル信号プロセッサ・サブシステムか ら前記割込線を通して前記ホスト・プロセッサに割込を 送るステップと、

(c) 前記割込の受信時に、前記ホスト・プロセッサに よって前記第2 データ・メモリ における前記所定のエリ アから情報を読み取るステップと、を含む方法。

【 請求項2 】前記ディジタル信号プロセッサ・サブシス テムはダイレクト・メモリ・アクセスによって前記割込 20 情報を前記第2 データ・メモリ に送ることを特徴とする 請求項1 に記載の方法。

【 請求項3 】前記ステップ(a) は複数の割込ブロック を累積するステップによって先行され、前記制御ブロッ クが前記複数の割込ブロックを含む場合、前記複数の割 込ブロックにおける各割込ブロックが個々の割込リクエ ストを表すことを含む請求項1に記載の方法。

【 請求項4 】前記制御ブロックは前記ディジタル信号プ ロセッサ・サブシステムから前記第2 データ・メモリへ 以前に送信された割込情報の制御ブロックに対する前記 30 ホスト・プロセッサからの肯定応答の受信時に伝送され ることを特徴とする請求項3に記載の方法。

【請求項5】前記制御ブロックは、以前に送信された割 込情報の制御ブロックを前記ディジタル信号プロセッサ ・ サブシステムから 前記第2 データ・メモリ に送信した 後に所定最大数の割込ブロックを累積した時、更に送信 されることを特徴とする請求項4に記載の方法。

【 請求項6 】前記制御ブロックは、以前に送信された割 込情報の制御ブロックを前記ディジタル信号プロセッサ ・サブシステムから前記第2 データ・メモリに送信した 40 後の経過時間が所定の値に達した時、更に送信されるこ とを特徴とする請求項4に記載の方法。

【請求項7】前記制御ブロックは、以前に送信された割 込情報の制御ブロックを前記ディジタル信号プロセッサ ・ サブシステムから 前記第2 データ・メモリ に送信した 後に生じた第1割込リクエストに続く経過時間が所定の レベルに達した時、更に送信されることを特徴とする請 求項4 に記載の方法。

【請求項8】前記制御ブロックは、以前に送信された割 込情報の制御ブロックを前記ディジタル信号プロセッサ 50

・ サブシステムから 前記第2 データ・メモリ に送信した 後に所定最大数の割込ブロックを累積した時、更に送信 されることを特徴とする請求項3に記載の方法。

【請求項9】前記制御ブロックは、以前に送信された割 込情報の制御ブロックを前記ディジタル信号プロセッサ ・ サブシステムから 前記第2 データ・メモリ に送信した 後の経過時間が所定の値に達した時、更に送信されるこ とを特徴とする請求項3に記載の方法。

【 請求項10】前記制御ブロックは、以前に送信された 割込情報の制御ブロックを前記ディジタル信号プロセッ サ・サブシステムから前記第2 データ・メモリに送信し た後に生じた第1割込リクエストに続く経過時間が所定 のレベルに達した時、更に送信されることを特徴とする 請求項3 に記載の方法。

【 請求項1 1 】電話ネットワーク回線に接続するための ネットワーク・インターフェース手段と、

複数の信号を結合して前記電話ネットワーク回線を通し て送信するための時分割マルチプレキシング手段と、

前記電話ネットワーク回線から受信した複数の信号を分 離する時分割デマルチプレキシング手段と、

前記時分割マルチプレキシング手段及び前記時分割デマ ルチプレキシング手段に接続された複数のディジタル信 号プロセッサと、

前記複数のディジタル信号プロセッサ及び前記時分割デ マルチプレキシング手段からのデータを送信し、前記時 分割マルチプレキシング手段及び前記複数のディジタル 信号プロセッサに送るためのデータを受信するためのバ ス・インターフェースと、

を含む装置。

【請求項12】ホスト・プロセッサと、

前記ホスト・プロセッサによってアクセス可能なホスト ・データ・メモリと、

複数のディジタル信号プロセッサのうちの1 つのディジ タル信号プロセッサと前記ホスト・プロセッサとの間に 延びるデータ・バスと、

前記ディジタル信号プロセッサと前記ホスト・プロセッ サとの間に延びる割込線と、

を更に含み、

前記ディジタル信号プロセッサは前記データ・バスを通 して前記ホスト・データ・メモリ に割込情報を含む割込 制御ブロックを送ること及び前記割込線を通して割込を 送ることによって前記ホスト・プロセッサに割込を行う ことを特徴とする請求項11に記載の装置。

【請求項13】前記割込制御ブロックは各々が割込リク エストを記述した複数の割込ブロックを含むことを特徴 とする請求項12に記載の装置。

【 請求項14】各々が電話ネットワーク回線に接続する ためのネットワーク・インターフェース手段と、複数の 信号を結合して前記電話ネットワーク回線を通して送信 するための時分割マルチプレキシング手段と、前記電話

20

ネットワーク回線から受信した複数の信号を分離する時分割デマルチプレキシング手段と、前記時分割マルチプレキシング手段及び前記時分割デマルチプレキシング手段に接続された複数のディジタル信号プロセッサとを含む第1及び第2通信アダプタ、及び前記第1及び第2通信アダプタの間に延び、前記第1通信アダプタの前記複数のディジタル信号プロセッサを前記第2通信アダプタの前記時分割マルチプレキシング手段及び時分割デマルチプレキシング手段に接続し、前記第2通信アダプタの前記複数のディジタル信号プロセッサを前記第1通信アグプタの前記時分割マルチプレキシング手段及び時分割デマルチプレキシング手段とび時分割デマルチプレキシング手段に接続する第1バスを含む装置。

【 請求項15】前記第1バスは前記第1及び第2通信アダプタを他の通信アダプタに接続するように更に延長されることを特徴とする請求項14に記載の装置。

【 請求項1 6 】前記第1 通信アダプタに接続されたホスト・プロセッサと、

前記ホスト・プロセッサによってアクセス可能なホスト・データ・メモリと、

前記第1 通信アダプタの複数のディジタル信号プロセッサのうちの1 つのディジタル信号プロセッサと前記ホスト・プロセッサとの間に延びるデータ・バスと、

前記ディジタル信号プロセッサと前記ホスト・プロセッサとの間に延びる割込線と、

を更に含み、

前記ディジタル信号プロセッサは前記データ・バスを通して前記ホスト・データ・メモリに割込情報を含む割込制御ブロックを送ること及び前記割込線を通して割込を送ることによって前記ホスト・プロセッサに割込を行うことを特徴とする請求項14に記載の装置。

【 請求項17】前記割込制御ブロックは各々が割込りクエストを記述した複数の割込ブロックを含むことを特徴とする請求項16に記載の装置。

【発明の詳細な説明】

[0001]

【 発明の属する技術分野】本発明は時分割多重通信アダプタに関するものであり、更に詳しく云えば、複数のディジタル信号プロセッサを含み、そのようなアダプタの相互接続されたグループのメンバとして使用されるアダ 40プタに関するものである。

[0002]

【 従来の技術】1 つ又は複数のネットワーク回線における多数のチャネルを処理する能力を持った通常のDSP (ディジタル信号プロセッサ) ベースの通信システムは、1 つ又は複数の外部回線が接続される回線カード及びその回線カードにプロセッサ資源を付加するために使用可能な1 つ又は複数のDSPカードを有する。しかし、ネットワーク回線は種々の数の情報チャネルを保持することできるので、しかも情報ネットワークは成長

し、或いは数多くの方法で変化するものと期待することができるので、この方法による問題点はそれが融通性に欠けていることである。このタイプのシステムのユーザは、自身の回線カードの数を増大させることなく、自身のシステムに接続可能な回線の数を自身の処理能力に適合するように変えることができない。

【 0 0 0 3 】必要なものは、回線アダプタ機能及びDS P 資源の両方を有する通信カードである。そのようなカードは第2 の通信カードと容易に接続可能であり、第2 の通信カードに接続されたネットワーク回線にとって利用可能なDS P 資源を増加させるものである。

【 0 0 0 4 】必要なものは、割込によってホスト・コントローラ・カードのプロセッサのような外部プロセッサ又はシステム・ユニット・プロセッサとコミュニケートする通信カードである。通信アダプタは複数のDSPを持つものでよい。プロセッサ・オペレーションが持つ実時間的な性質のために、割込を処理するオーバヘッドは深刻な負担となることがある。単一のホスト、コントローラ、又はプロセッサが通信カードにおいて多くのDSPに接続される時、ホスト・プロセッサにとって大きなオーバヘッド問題は、コンテキスト・スイッチングの必要性及び各割込に対してすべてのレジスタを保管及びリストアする必要性によるものである。この負担を伴う問題点は、ホスト・プロセッサが保管されるべき数多くのレジスタを有するRISC構成である時、特に重要である。

【 0005】必要なものは、単一のDSPからホスト・ プロセッサへの複数の割込を、それらが一緒に処理され るようにバンドルするための方法である。

【 0006 】 米国特許第4,991,169 号は、ディジ タル・キャリア・システム(例えば、T-1)の複数の 時分割チャネルとホスト・データ・プロセッサとの間に 実時間リンクを設けるためのデュアル・ディジタル信号 プロセッサ(DSP)の使用を開示している。DSP は、内部的には及びキャリア及びホスト・システムに対 するそれのインターフェースにおいてはディジタル信号 のみに関して動作して、データ及び制御信号情報をキャ リア・システムと交換し、データ及び制御情報をホスト ・プロセッサと交換し、搬送中のデータを種々のディジ タル形式に変換する。キャリア・システムに対するイン ターフェースでは、信号は、公衆交換網を介してそのキ ャリア・システムに遠隔的にリンクされたユーザの多様 な端末機器に適応した形式で受信及び送信される。ホス ト・インターフェースでは、信号は、ホスト・システム のデータ処理要件に適合した形式(例えば、データ・バ イト は英数字文字を直接に表す) で送信及び受信され る。DSPは、必要な変換を行う場合に複数の異なるタ イプのモデムの等価物として作用する。DSPは、ホス ト・システムにおける処理負担(例えば、データのパリ 50 ティ・チェック、データにおける特定な文字又は音声信

号における特定のトーンの検出、及びボイス・メール・アプリケーションのためのホスト記憶装置に対する音声の選択的なミューティング)を減少させるために処理サービスも行うことがある。

【0007】米国特許第5,553,293号は、マルチ プロセッサ・システムにおけるリモート・プロセッサと ホスト・プロセッサとの間の割込を処理するためのプロ セッサ間割込ユニット(IIU)を開示している。II Uは、リモート・プロセッサのオペレーティング・カー ネルからの割込の処理に関与するタスクをオフロードす 10 る。割込情報の制御ブロック及びコマンドは、リモート ・プロセッサによってデータ・ランダム・アクセス・メ モリ(DRAM)に記憶される。リモート・プロセッサ は、DRAMから制御ブロックを検索すべくアクセスす るために、DRAMにおける制御ブロック・メモリ・ア ドレスのバッファをパックする。II Uは制御ブロック を受け取り、その制御ブロックをレジスタにロードす る。しかる後、II Uはホスト・プロセッサに対して割 込リクエストを発生する。ホスト・プロセッサはその割 込リクエストを受け取り、割込が処理されたことをII Uに表示する。そこで、IIUは、割込が処理されたこ とをリモート・プロセッサに知らせる。II Uは、割込 によって又はDRAMにおけるステータス・フラッグを セット することによってリモート・プロセッサに終了を 通知するようにプログラム可能である。

【 0 0 0 8 】 米国特許第5 ,5 7 2 ,6 9 5 号は、それぞれ第1 及び第2 ディジタル・プロセッサに及びデータ記憶ユニットに結合された第1 及び第2 論理メモリ・マッピング・ユニットを含むディジタル信号処理システムを開示している。第1 及び第2 マッピング・ユニットは、それぞれ(1) 第1 及び第2 ディジタル・プロセッサによって発生された第1 及び第2 論理アドレス、及び(2) 第1 及び第2 アドレス・マッピング情報を受けるように、及びディジタル・プロセッサの各々がデータ記憶ユニットにおける複数のメモリ・ロケーションのどれでも独立してアクセスすべく第1 及び第2 物理アドレスを発生するように動作する。

[0009]

【 発明が解決しようとする課題】本発明の目的は、一次 速度で伝送されるデータを処理する作業が2 つ又はそれ 40 以上のDSPに容易に分散されるように、複数のカード 上に存在するそれらDSPがPCI及びTDMバスを介してコミュニケート するというアダプタを提供すること にある。

【 0010】本発明のもう1つの目的は、同様のアダプタ又は回線カードのようなオン・カードー次インターフェース又はオフ・カード・ソースからのデータに対するTDM(時分割マルチプレキシング)インターフェースを提供することにある。

【0011】本発明のもう1つの目的は、チャネル化さ 50

れたTDMトラフィックが、MIP(処理速度)及びメモリ要件に応答して利用可能なDSPに方向転換することを可能にすることにある。

【 0012】本発明のもう1つの目的は、複数の一次インターフェースへのアクセスを行うTDMインターフェースを提供することにある。

【 0013】本発明のもう1つの目的は、ホスト・コントローラ・カード及びDSPの間並びにDSP相互間のコミュニケーションを提供することにある。

【0014】本発明のもう1つの目的は、割込処理がシステムの要求に従って任意選択的にバンドル可能なシステムを提供することにある。

【 0 0 1 5 】本発明のもう 1 つの目的は、割込がDSPとホスト・コントローラとの間、並びにシステム・ユニット・プロセッサとの間を通ることを可能にする、ホスト・コントローラ及びシステム・ユニット・プロセッサの両方によるPCI(周辺機器コンポーネント相互接続)バスの使用を提供することにある。

[0016]

【課題を解決するための手段】本発明の一局面によれば、第1 データ・メモリをアクセスするディジタル信号プロセッサ・サブシステムから、第2 データ・メモリをアクセスするホスト・プロセッサに割込情報を転送するための方法が提供される。この場合、ディジタル信号プロセッサ・サブシステムは1 つの割込線及び複数のデータ線によってホスト・プロセッサに接続される。この方法は、(a) データ線を通してディジタル信号プロセッサ・サブシステムから第2 データ・メモリにおける所定のエリアに割込情報を制御ブロックとして転送するステップ、(b) ディジタル信号プロセッサ・サブシステムから割込線を通してホスト・プロセッサに割込を送るステップと、(c)割込の受信時に、ホスト・プロセッサによって第2 データ・メモリにおける所定のエリアから情報を読み取るステップと、を含む。

[0017]

【 発明の実施の形態】図1 は、本発明に従って形成された通信アダプタを使用するI S DNサーバ・アプリケーションの概略図である。このアプリケーションでは、コンピュータ・システム1 は、コントローラ4 に延びるP C I (周辺機器コンポーネント相互接続)バス3を持ったシステム・ユニット・プロセッサ2を含む。データは、データベース・サービス・ネットワークのようなホスト・ネットワーク5とコンピュータ・システム1との間でL AN(ローカル・エリア・ネットワーク)6を介して転送される。コンピュータ・システム1にはI S D Nネットワーク回線7が接続される。そのI S D Nネットワーク回線は公衆交換電話ネットワークを介して交換器8に延びている。I S D Nネットワーク回線7 は、例えば、米国におけるT 1 回線又はヨーロッパにおけるE 1 回線である。交換器8 では、I S D Nネットワーク回

線7からの信号が、電話機、コンピュータ装置、又はそ れらの結合であってもよい複数の装置9に分けられる。 【 0018 】 コンピュータ・システム1 では、I SDN 回線7が通信アダプタ・カード10に接続される。通信 アダプタ・カード10 がコントローラ・カード4 にプラ グ・インされた単一のカード 対より 成る単一のISDN サブシステム11が、PCI バスを有するパーソナル・ コンピュータのためのISDN一次速度インターフェー スにおけるモデム又は他のTDM音声関連の機能を提供 する。 そのよう な単一のカード 対のサブシステム11 は、リモート・ディジタル・デバイスとコミュニケート する時、64Kbps (キロビット/秒) のISDN Bチャネルの全対域幅を利用して30個のISDN B チャネルを処理することができる。別の方法として、単 一のカード 対のサブシステム11は、リモート・アナロ グ・モデムとコミュニケート する時、56 Kbps まで のデータ速度におけるリモート・アナログ・モデムに対 する15個の接続に備えることができる。この方法で接 続可能なチャネルの実際の数はこれらの数とは多少異な ることがあり、それは公衆交換電話網の特性及び制限事 20 項、並びにI S D N サブシステム1 1 の容量に依存す る。コンピュータ・システム1 は、例えば、各々がI S DNネットワーク7を介して別のISDNネットワーク に接続される複数のISDNサブシステム11に接続さ れる PCI バスを持った IBM7588工業用コンピュ ータであってもよい。アダプタ・カード10は、データ 信号、音声合成又は音声認識を必要とする音声信号、又 はテレビ会議アプリケーションにおけるビデオ信号を処 理するために使用されてもよい。

【0019】図2は、本発明に従って形成された通信ア ダプタ・カード10の概略図である。このカード10 は、SCバス・コネクタ14、ISDN回線7(図1に 示される) が接続されるE1/T1インターフェース・ コネクタ16、及びその通信カード10がコントローラ ・カード4(図1に示される)にドータカードとして接 続されるPMC(PCIメザニン・カード)PCIコネ クタ18を介したバス接続を備えると共に、8個のディ ジタル信号プロセッサ(DSP)サブシステム12-0 乃至12-7を有する。他の主要なコンポーネントは、 SCSA(信号コンピューティング・システム・アーキ 40 テクチャ)要件に従って構成され、SCバス・コネクタ 14を介してSCバス・インターフェースをサポートす るSCバス・スイッチ20、直列/並列インターフェー ス21、並びにフレーム・アライナ22及びドライバ・ レシーバ24を含むネットワーク・インターフェースで

【0020】図3は、本発明に従って形成された通信構 成の概略図である。ここでは、4個の図2における通信 アダプタ・カード 10 が4 個の関連のコントローラ・カ ード4に個々に接続される。この構成は2つのISDN 50 けられた2ポート・データRAM50に接続される。各

モデム・インターフェース36をサポートする。 コント ローラ・カード4は、例えば、IBM PCI -960 ベース・コントローラである。各コントローラ・カード 4は、コネクタ40を介して設けられたPCIバス38 をサポート するパーソナル・コンピュータのカード・ス . ロットに適合する。PCI バスの接続は、各コントロー ラ・カード4及びそれの関連した通信アダプタ・カード 10 の間でPMC PCI コネクタ18を介しても行わ れる。通信アダプタ・カード10は、カード10、4の 上のリボン・ケーブルを通して延び、SCバス・コネク タ14を介して接続されるSCバス42によって相互接 続される。図3の例では、2つのISDNサブシステム が60個のISDN Bチャネル、30個のリモート・ アナログ・モデムへの接続、又はそれらの種々の組合せ を処理するようにリンクされる。図2には、ISDNサ ブシステムの2 つのそのようなリンクされた対が示され る。それらの各々はE1又はT1回線7への単一の接続 を有する。

8

【 0021】図2及び図3を参照すると、各通信アダプ タ・カード10上の8個のDSPサブシステム12は、 ISDNインターフェース36における15個のISD NBチャネルの各々に対して300bps (ビット/ 秒) から56 Kbps までのモデム機能を与える。従っ て、30個のISDN Bチャネルに対して、2つのカ ード 対のサブシステム11 が必要である。各DSPサブ システム12は、2つのアナログ・モデム・チャネルに モデム・データ・ポンピング及びプロトコル処理機能を 与え、4 個までのI S DN ディジタル・チャネルにデー タ及び音声処理機能を与える。カード10上の8個のD SPサブシステム12はすべて、それらの割り当てられ たタイム・スロット においてそれらのデータを除去及び 挿入する共通のTDMポートを共用する。

【 0022】従って、図3の構成では、単一のISDN ネットワーク回線36を接続するためには、図1の構成 におけるカード 対のサブシステムの2 倍の数のカード 対 のサブシステム11が必要である。しかし、図3の構成 では、各ISDNネットワーク回線36にとっては、図 1 の回線7 にとって利用可能な処理資源の2 倍の処理資 源が利用可能である。この付加的な処理能力は、更なる リモート・デバイス又は端末をサービスするために、或 いは各チャネルにとって更に複雑なアルゴリズムを処理 するために使用可能である。接続可能な装置の実際の数 もまた、電話網の容量及びサブシステム11の容量に依 存する。

【 0023】図4は、図2の通信アダプタ・カード10 の、特に、データ・フローの経路を示す機能的ブロック 図である。各DSPサブシステム12はそのカード10 を通して延びるPCIバス48に、及び対応するDSP サブシステム12に対する送信/受信バッファとして設

10

2ポート・データRAM50は、Cypress CY 7 C 1 3 1 メモリ・モジュールのような1 K×8 高速 スタティックRAMデバイスである。PCIバス48 は、PCI -PCI ブリッジ回路52を通してバス53 に接続される。バス53は、PCI -PCI コネクタ1 8 を通してコントローラ・カード4 に延びている。PC I バス48は、33 Mh z で動作する同期32ビットI /Oインターフェースである。PCI ローカル・バス・ アーキテクチャによって定義される割込A及びBが割込 線Aに接続されたDSPサブシステム12-0によって 10 使用され、一方、DSPサブシステム12-1乃至12 -7 は割込線Bに一緒に結合される。これらのDSPサ ブシステム12及びコントローラ・カード4の間のすべ ての割込機能がコントローラ・カード4のプロセッサ5 3 a によって制御される。そのプロセッサ53 a は、例 えば、Intel 80960プロセッサである。

【 0 0 2 4 】 P C I ーP C I ブリッジ回路5 2 は P C I バス4 8 を P C I バス5 3 から電気的に絶縁し、8 個の D S P サブシステム1 2 がバスマスタ・サービスをリクエストする時にそれらのD S P サブシステムのためのア 20 ービトレーションを行う。このブリッジ回路5 2 は、それぞれ、例えば、9 個までのデバイスを処理できる D E C 2 1 1 5 0 P C I ブリッジ・チップであってもよい。ブリッジ回路5 2 は、標準のブリッジ構成レジスタ及びデバイス特有の構成レジスタに分けられるメモリ・スペースを含む。P C I バス相互間の標準的な実施方法には必要とされないデバイス特有のレジスタは、このアプリケーションのためにはプログラムされない。標準の構成レジスタは、コントローラ・カード・プロセッサ5 3 a のカーネルによって制御される。 30

【 0025】2ポート・データRAMデバイス50は、直列/並列TDMインターフェース・チップ21に8ビット・データ・チャネル58を通して個々に接続される。インターフェース・チップ21は、例えば、Mitel MT8920Bインターフェース・チップであってもよい。一方、このインターフェース・チップ21はSCーバス・スイッチ20のローカル・ポート1に接続される。SCーバス・スイッチ20は、例えば、VLSISC4000インターフェース・チップであってもよい。一方、このバス・スイッチ20はSCーバス・コネクタ14に接続される。

【 0026】E1又はT1回線7は、ネットワーク・インターフェース・コネクタ16を介して通信アダプタ・カード10に接続される。このコネクタ16からの回線は、サージ制御デバイス62、ネットワーク・インターフェース・ドライバ及びレシーバ24、及びネットワーク・インターフェース・フレーマ22を含むネットワーク・インターフェースを介して経路指定される。ネットワーク・インターフェース・ドライバ及びレシーバ24は、例えば、Siemens PRACT(一次速度ア 50

クセス・クロック及びトランシーバ)PEB22320 チップである。ネットワーク・インターフェース・フレーマ22は、Siemens ACFA(拡張CMOSフレーム・アライナ)PEB2035チップである。ネットワーク・インターフェース・ドライバ及びレシーバ24は、ネットワーク・フレーマ22、直列/並列インターフェース21、及びSCーバス・スイッチ20のようなTDMハードウエア・モジュールすべてに対する一次クロック・インターフェースを発生する。

【0027】ネットワーク・インターフェース・ドライバ及びレシーバ24及びネットワーク・インターフェース・フレーマ22は、図5に関して説明するようにDSPサブシステム12-0によって制御される。ネットワーク・インターフェース回路22、24、62は、受信及び送信回路のための変圧器、終端抵抗器、及びダイオード・クランプを含む。プログラミングの変更はE1又はT1回線への接続が必要とする交番モードで通信アダプタ10を動作させることができるけれども、ネットワーク・インピーダンス整合抵抗のハードウエア構成における変更はこれらのモード相互間でも必要である。ネットワーク・インターフェース回路60からの直列送信及び受信回線はSCーバス・スイッチ20のローカル・ポート0に接続される。

【 0028】通信アダプタ・カード10は、26ピン・コネクタ14に沿ったそれの上端におけるSCSA(信号コンピューティング・システムズ・アーキテクチャ)インターフェースをサポートする。このインターフェースは、必要なクロッキング信号すべて及びカード・ツー・カード通信のための16個の直列データ信号を供給する。このインターフェースは、8個の全二重T1又はE1ネットワーク回線の容量を有する。更に、タイム・スロット数/秒は32万至64にプログラム可能である。望ましくは、このパラメータは32タイムスロット/秒にプログラムされる。

【0029】SC-バス・スイッチ20は4つのローカ ル直列ポート接続をサポートし、それらのうちのローカ ル・ポート 0 及びローカル・ポート 1 が使用される。宛 先経路指定メモリ がそれらのローカル・ポート からSC -バス42(図3に示される)へのデータ移動を制御 し、一方、ソース経路指定メモリがSCーバス42から それらのローカル・ポートへのデータ移動を制御するこ とによって、スイッチング機能が2 つのR A Mメモリを 通して実施される。 タイムスロット 番号は経路指定メモ リに対するアドレスとして働き、一方、経路指定メモリ に記憶されたデータはそのスイッチされたタイムスロッ ト 番号になる。実際のタイムスロット 直列データがフレ ーム・バッファにロードされ、宛先及びソース経路指定 メモリによって制御されるマルチプレキシング回路を通 して経路指定される。SCーバス・スイッチ20を通し て何れかの方向に移動するデータに対して1フレームの

遅延が存在する。

【0030】SC-バス・スイッチ20は、ネットワー ク伝送回線7から受け取った着信データ・ストリームに 同期した基準信号をネットワーク・インターフェース・ ドライバ及びレシーバ2 4 から受けるすべてのT D Mク ロック機能に対するメイン・クロック・ソースである。 これらの基準クロックから、SCーバス・スイッチ20 は、すべてのメインSCーバス・クロック及びすべての ローカル・ポート・クロックを発生する。ローカル・ポ ートは、ネットワーク・インターフェース・フレーマ2 2及び直列/並列インターフェース21に供給される 4 .0 9 6 Mh z ビット・クロック 及び8 Kh z フレー ム同期クロックを有する。例えば、図3に示されるよう に、複数の通信アダプタ・カード10がSC-バス42 によって接続される時、カード10の1つのSCーバス ・スイッチ20 がマスタ・クロック・ソースになるよう にプログラムされ、一方、他のカード10におけるSC -バス・スイッチ20 がスレーブとして動作するように プログラムされる。この方法では、すべてのカード10 におけるTDMデータ・パスが単一のネットワーク・ケ ーブルに同期化される。この単一のクロック・ソースが 障害を生じる場合、SCーバス・スイッチ20は、代替 えのマスタ・クロック・ソースのような他のスイッチ2 0 に切り 替わってソフト 回復モード のオペレーションを サポート する能力を有する。

【0031】直列/並列インターフェース・チップ21 は、SCーバス・スイッチ20のローカル・ポート1と 8 個の2 ポート 1 K ×8 R A Mバッファ 5 0 の各々との 間の接続を行う。直列/並列インターフェース・チップ 21 とSC -バス・スイッチ20 との間の直列送信及び 30 受信データは、2.048 Mビット/フレーム及び80 00フレーム/秒のE1回線速度でクロックされる。デ ータは、1 つのバッファ50 に及び他のバッファ50か ら全二重モードでシフトされる。直列/並列インターフ ェース・チップ21 における別々の送信及び受信2ポー トRAMバッファ(図示されていない)の各々が別の直 列ポート63に接続され、一方、これらの両方のバッフ ァにおける他方のポートが共通の並列ポート63aに接 続される。1 バイト の送信データが、それがこのスイッ チ20の直列ポート63からシフト・アウトされる前の 40 1 チャネル・タイムに送信バッファRAMから読み取ら れる。1 バイトの受信データが、それが直列ポート63 からシフト・インされた後の1 チャネル・タイムに受信 バッファRAMに書き込まれる。直列/並列インターフ ェース・チップ21とRAMバッファ50との間に延び る並列バス58は8ビット・データ・バス、5ビット・ アドレス・バス、書込みイネーブル・パルス、及び読取 りイネーブル・パルスを与える。このインターフェース は、直列/並列インターフェース・チップ21からの直 列インターフェースが4 ビットをシフト・イン又はシフ 50 ト・アウトしようとする時、8 個のR A Mバッファ50 の直接接続が1 バイトの並列データを読み取るように及び1 バイトの並列データを書き込むようにタイミング制 御されることを可能にする。

12

【 0 0 3 2 】 並列インターフェース・ポート 6 3 a は、各フレームに対する 3 2 個のチャネルすべての受信データを 8 個の2 ポート R A Mバッファ 5 0 すべてに同時に書き込む。この方法では、8 個すべてのDS P サブシステム1 2 がすべての受信されたデータへのアクセスを有する。一方、並列送信データは、単一の2 ポート R A M バッファ 5 0 の送信部分から並列インターフェース・ポート 6 3 a に一時に読み込まれる。

【0033】送信バッファ及び受信バッファ(図示され ていない) に分けられた各2 ポート・スタティックRA Mバッファ50は、送信又は受信されるべき8個の連続 したデータ・フレームを記憶する。各フレームに対する 32個のチャネルすべてが送信及び受信バッファの両方 に対して割り 当てられる。各DSP サブシステム12 は 256 バイトの受信バッファ・データ及び256 バイト の送信バッファ・データをアクセスすることができる。 直列/並列インターフェース・チップ21 は常にこれら のバッファの各々に対する専用のポートを必要とする。 DSP サブシステム12-0と関連した回路において、 3ビット・フレーム・カウンタ機能が実施される。それ に関しては、図5に関連して説明することにする。これ らの3ビットは、直列/並列インターフェース・チップ 21からバス58を通して駆動される5つのアドレス・ ビットと共に、RAMバッファ50における送信バッフ ア及び受信バッファの間で行われるべき選択に供され る。直列/並列インターフェース・チップ21は、RA Mバッファ50 における送信バッファからしか読み取る ことができず、それにおける受信バッファにしか書き込 むことができない。8個の受信バッファすべてが同時に 書き込まれるが、一時に1 つの送信バッファしか読み取 られない。

【 0034】 各2ポートRAMバッファ50の他の反対側のポートは関連のDSPサブシステム12に専用であり、それは、RAMバッファ50における送信バッファにしか書き込むことができず、それにおける受信バッファからしか読み取ることができない。

【 0035】従って、図3及び図4を参照すると、送信回線7から受信されたデータはネットワーク・インターフェース・コネクタ16からネットワーク・インターフェース・デバイス24、22を介してSCーバス・スイッチ20のローカル・ポート0に直列データとして移動し、このスイッチ20のローカル・ポート1から直列/並列インターフェース・チップ21に出力される。そのインターフェース・チップ21において、それは並列フォーマットに変換され、そのフォーマットで、RAMバッファ50へ搬送される。そこで、これらのバッファ5

40

0からのデータは関連のDSPサブシステム12を介して内部PCIバス48に、そしてPCIバス53を介してコントローラ4に流れる。別の方法として、SCーバス・スイッチ20におけるローカル・ポート0を介して受信されたデータは、コネクタ14及びSCーバス42を介して送信されるようにスイッチされ、コンピュータ・システムにおける他の通信コントローラ10を通して処理される。

【 0036】 送信回線7 を通して送信されるべきデータ は、PCIバス53を介して通信アダプタ10に流れ、 及びP C I バス48を介してDSP サブシステム12に 流れる。そこで、このデータは関連のRAMバッファ5 0 に書き込まれ、そこから並列フォーマットで、8 ビッ ト・データ・バス58を通して直列/並列インターフェ ース21に送られる。このインターフェース21におい て、そのデータは直列フォーマットに変換され、SC-バス・スイッチ20を介してネットワーク・インターフ ェース・デバイス22、24に向けられる。そこで、こ のデータはインターフェース・コネクタ16を介してネ ットワーク回線7へ駆動される。別の方法として、SC ーバス・スイッチ20は、直列/並列インターフェース 21からローカル・ポート1を介して受信されたデータ を、SC-バス・コネクタ14を介してSC-バス42 に送出し、他の通信アダプタ10に接続されたネットワ ーク回線7 から送信させる。

【 0037】図5 はDSPサブシステム12-0、12-1 及び関連の回路のブロック図である。この図は、サブシステム12-1 と同じである他の6 個のDSPサブシステム12-2 乃至12-7 にも適用する。DSPサブシステム12-1 は、例えば、MWAVE3780PモジュールであるDSPモジュール64-1、 $128K\times24$ 命令記憶装置66-1、及び $128K\times16$ データ記憶装置68-1 を含む。DSPモジュール64-1 は、それの16 ビット GPI Oポート70-1 及び外部8ビットアドレス・ラッチ・モジュール72-1 によってスタティックRAMバッファ50-1 を駆動する。DSPモジュール64-1 において実行される制御コードは、RAMバッファ50-1 における送信バッファ・エリアに書き込むこと、及びこのバッファ50-1 における受信バッファから読み取ることしかできない。

【 0038】各DSPモジュール64のGPIOポート70の16個のビットは入力されるだけのように、或いは出力されるだけのように、或いは両方向になるようにプログラムすることが可能である。単一のDSP命令が出力ビットの極性を変更することができ、或いは16ビットの現在の状態を読み取ることができ、或いは一組のビットをトライステートにすることができる。各DSP命令によって単一の機能しか遂行され得ないので、外部デバイスを制御するタイミング・シーケンスを遂行するには、一連の命令が必要である。通信アダプタ・カード50

10 (図4 に示される)では、2 ポート R A Mバッファにおける単一のアドレスを読み取り及び書き込むために、9 個のDS P 命令が必要である。各DS P サブシステム12-1 乃至12-7 は、2 つのデバイス、即ち、関連のR A Mバッファ5 0 及びフレーム・カウンタ(図示されていない)を制御するだけである。従って、これらの2 つのデバイスのみに対するハードウエアがこれらのサブシステム12-1 乃至12-7 と関連して実施される。しかし、これらのサブシステムにおいて実行されるDS P コードは、複数の更なるデバイスを制御するDS P サブシステム12-0 のDS P コードと同じである。各DS P サブシステム12 は、サブシステム1 D値をDS OR E メモリ・スペースから読み取ることによってどのデバイスを制御するかを決定する。

【 0039】DSP サブシステム12 -0 もまた、DS P モジュール6 4 -0、128 K × 2 4 命令記憶装置6 6-0、及び128K×16データ記憶装置68-0を 有する。DSPサブシステム12-0は関連のスタティ ックRAMバッファ50-0も有するが、それの制御 は、例えば、アドバンスト・マイクロ・デバイス社から のPAL(プログラム可能アレイ・ロジック)チップを 使用して実施可能な外部制御ロジック74を介して処理 される。その制御ロジック74はアドレス(ADR)及 び制御(CTL)出力も供給する。それらの出力を通し て、DSPサブシステム12-0がSC-バス・スイッ チ20 及びネット ワーク・インターフェース・フレーマ 22 の読取り / 書込み制御を確立する。 DSP モジュー ル6 4 -0 は、それの並列双方向GPI Oポート 7 5 を、ネットワーク・インターフェース・フレーマ22、 SC-バス・スイッチ20、2ポートチャネルRAM回 路81、及び2ポート・データRAMバッファ50-0 におけるレジスタを読み取るために及びそれらのレジス タに書き込むためにデータ・バス78及び制御バス80 として使用する。ネットワーク・インターフェース・フ レーマ22におけるレジスタの読取り又は書込みは、ネ ットワーク・インターフェース・フレーマ2 2 のI /O サイクルに対する必要なタイミングに適合するようにG PI Oポート 75を操作する一連のDSP 命令を必要と する。GPI Oポート75は、ネットワーク・インター フェース・フレーマ22からの信号及びエラー・ステー タスを監視するために割込機能もサポートする。

の値を監視することができる。各DSPサブシステム1 2は、それの関連のRAMバッファ50の送信及び受信 バッファが直列/並列インターフェース21によって使 用される時、これらのバッファの両方におけるロケーシ ョンでの書込みを回避するためにこの情報を使用する。 【0041】ネットワーク・インターフェース・ドライ バ及びレシーバ24の制御は、DSPモジュール64-0 のPBUSポート86を通して確立される。このポー ト86は、制御ロジック74におけるラッチをセットす るために書込みコマンドしか必要とされない場合、8ビ 10 ット・スレーブISAインターフェースとして作用す る。PBUSポート86は自己クロッキングであり、P BUSポート86からの書込みコマンドを受け付けるだ けであるドライバ及びレシーバ・モジュール24 に書込 みコマンドを発生するためには1 つのDSP 命令しか必 要としない。 イエロ/グリーンLED88 はこの方法で 制御され、コンピュータ1(図1に示された)の背後に 見られる通信アダプタ・カード10の使用を表す正常な 表示を行う。

【 0 0 4 2 】 2 ポート・チャネルR A Mモジュール8 1 は、DSPサブシステム12-0のみによって制御され る単一の1 K×8 デバイスである。このR A Mモジュー ル81における64個のロケーションだけを使用して、 直列/並列インターフェース21(図4に示される)に よって使用される第1の32ロケーション・バッファ及 びDSP サブシステム12-0 によって使用される第2 の32ロケーション・バッファが形成される。これらの 2 つのバッファは、ピンポン・ラッチにより 制御される アドレス・ビットによって分離される。 ピンポン・ラッ チの2 つの出力の極性はいつも互いに反対であるので、 両方のポート・アドレスは同時には同じ値を含まず、共 通の内部アレイに対する両方のポートからの読取り/書 込み競合を防ぐ。DSPサブシステム12-0はピンポ ン・ラッチの状態を制御する。DSPサブシステム12 -0 が一方のバッファを使用しようとする時、直列/並 列インターフェース21が他方のバッファを使用しよう とする。ピンポン・ラッチの状態がフリップされる時、 バッファは反転される。このオペレーションは、DSP サブシステム12-0が、この新しい又は更新されたバ ッファ情報を直列/並列インターフェース21 に引き渡 40 す前に、チャネル又はサブシステム・サイト 情報をプリ ロード又は修正することを可能にする。

【 0043】MWAVE3780Pモジュールは、12 8 K × 2 4 ビット 命令記憶装置及び1 2 8 K × 1 6 ビッ ト・データ記憶装置をアクセスできる44 MI P IS P-5.6 DS Pコアを含む。このモジュールは、DS P、UART、MI DI、サウンドブラスタ、サウンド ブラスタDMAコントローラ、及び3 個のPBUS 並列 デバイスに対するPCI 機能を含む多機能デバイスであ

ターフェースに対して構成される。DSPモジュール6 4-0 においてのみ、3個のPBUSデバイスがDSP コアによって使用され、PCI インターフェースによっ て使用されるのではない。各MWAVEモジュールから 得られる3つの更なる直列 / 〇ポートが存在するが、 それらは、使用されない時、接続されないままである。 これらの更なる周辺インターフェース及び未使用デバイ スの機能すべてがディスエーブルされ、そして電力消費 を最小にするために及び資源の競合を回避するために、 周辺制御及び電力管理レジスタを通してパワー・ダウン される。

16

【 0 0 4 4 】各DSPモジュール6 4 は、外部の3 3 . 8688 Mh z 発振器によって駆動される内部クロック 発生器を使用する。この内部PLL(位相同期ループ) クロック発生器はプログラム可能であり、最小の17M IPsから最大の44MIPsまでの命令サイクル速度 を可能にする。本発明の例では、DSPモジュール64 -0 乃至6 4 -7 のすべてが4 4 MI Ps で動作するよ うにセットされる。

【0045】図4を再び参照すると、コントローラ・プ ロセッサ53a及びDSPサブシステム12の両方と も、接続されたPCIバス48、53を横切って相互に 割込を行うことができる。そのシステムでは、オーバラ ンを防ぐために、シングル・スレッド割込プロトコルが 使用される。4 つの割込信号がPCI バスにおける線に よってサポートされる。DSPサブシステム12-0は 割込Aに接続され、DSP12-1 乃至12-7 はすべ て割込Bに接続される。割込C及びDは使用されず、接 続もされない。DSPサブシステム12がコントローラ プロセッサ53aに割込を行いたい場合、それは、そ れ自身のMS Aアドレス 18000 0060 h に、P CI -PCI ブリッジ52 におけるHBRI DGE割込 レジスタを書き込む。

【 0046】HBRI DGE割込レジスタにおける16 ビットは、通常は、16個までの異なるタイプのサービ スを表すために使用されるけれども、本発明に従って動 作するDSP サブシステム12は、リクエストされるべ き割込を表すデータの制御ブロックをコントローラ・カ ード 4 のデータ・メモリ 8 9 における所定のエリアにD MA (ダイレクト・メモリ・アクセス) プロセスによっ て送る。そこで、DSPサブシステム12は、PCIバ ス48、53を介して割込を送るように或るビットをセ ット する。コントローラ・プロセッサ53aがこの割込 を受け取る時、その割込が割込A線を通して受信された 場合、DSP サブシステム12-0 がその割込をリクエ ストしたことを決定し、その割込が割込B線を通して受 信された場合、DSP12-1乃至12-7の1つが割 込をリクエストしたことを決定する。本発明の好適なバ ージョンによれば、制御カードのデータ・メモリ98に る。本発明の例では、DSPデバイスだけがPCIイン 50 送られた情報の制御ブロックは、割込を受信した時にコ

ントローラ・プロセッサ53aによって読み取られ、サ ブシステム12-1 乃至12-7 のどれがその割込をリ クエストしたかを他の事実から決定する。或いは、割込 が割込B線を通して受信された場合、コントローラ・プ ロセッサ53aはDSPサブシステム12-1乃至12 -7 の各々からHBRI DGE割込レジスタを読み取 り、バイナリ「1」のビットに関してチェックする。 【 0047】DSPサブシステム12からの複数の割込

リクエストが存在し得るけれども、コントローラ・プロ セッサ53aは、どの割込が処理されようとしているか 10 を追跡する。割込ルーチンの終了時に、コントローラ・ プロセッサ53aは、アクティブな割込リクエストを有 する特定のDSPサブシステム12におけるHBRID GEレジスタに 10000 h のマスクを書き込む。この 書込みコマンドは割込リクエストをクリアする。或い は、DSPサブシステム12は、肯定応答を受信した 後、それのHBRI DGEレジスタをクリアしてもよ い。

【 0048】コントローラ・プロセッサ53aはI /O デコード・アドレス '8000 06 A2 'h に非同期割 20 込レジスタを書き込むことによって特定のDSPサブシ ステム12に割込を行う。この16ビット・レジスタ は、通信アダプタ10の割込プロトコルでもって働くよ うに割り当てられた2つの特別ビット、即ち、ビット4 及び5 を有する。ビット 4 はコマンド 情報ビット であ り、特定のタイプの制御ブロックがコントローラ・プロ セッサ53aによって保証されていることをDSPサブ システム12に知らせる。DSPサブシステム12は、 この情報を使用して実際の制御ブロックをコントローラ 4 のメモリからフェッチし、そのデータを処理すべき方 30 法を決定する。ビット5は、DSPサブシステム12か らコントローラ・プロセッサ53a への割込に対するハ ンド シェイク 肯定応答であり 、コント ローラ・プロセッ サ53a がDSP サブシステム12からの現在のリクエ ストのサービスを終了したことを表す。DSP サブシス テム12からの割込はシングル・スレッド 態様でサービ スされるので、オーバランは防止される。ビット5の割 込はリクエスト / 応答モードで動作し、一方、ビット4 の割込はリクエスト・オンリ・モードで動作する。DS P サブシステム12 がビット4 又はビット5 の割込に対 40 するベクトルになる時、そのビットはオフに変わる。コ ントローラ・プロセッサ53aは再び割込を防護するた めにこの状態をポーリングする。現在のコマンドすべて がクリアされることを保証するために、待機エリアがチ エックされる。

【0049】本発明の望ましいバージョンによれば、D SPサブシステム12からコントローラ・プロセッサ5 3 a への割込ブロックのデータ形式をした複数の割込 は、それらがコントローラ・プロセッサ53aに送られ る前に収集或いはバンドルされ、このコントローラ・プ 50 ロセッサ53aにおける割込処理のための帯域幅を更に 減少させる。

【 0050】図6は、各DSPサブシステム12のデー タ記憶装置68(図5に示される)において形成された 割込ブロックのリンクされたリスト90の概略図であ る。このリストは第1ポインタ92及び第2ポインタ9 4によってアクセスされる。その第1ポインタは、特定 のDSP サブシステムからコント ローラ・ポインタ53 a (図4 に示される) に送られた最後の割込を指し、第 2 ポインタは新たな割込を書き込み得るロケーションを ・指す。第2 ポインタ94 が指すロケーションにおける現 在の割込ブロックは既にコントローラ・プロセッサ53 a に伝送されている。従って、いつでも、コントローラ ・プロセッサ53aに送られるべき残りの割込ブロック は、第1 ポインタ92と第2ポインタ94との間にある そのリストにおける割込ブロックである。ポインタ9 2、94は、最後の割込ブロック「N」から第1の割込 ブロック1に戻る循環態様でそのリストを通して移動す る。

【0051】オペレーションの第1バージョンでは、割 込ブロックがコントローラ・プロセッサ53aに送られ た後、先行の割込の肯定応答が戻されるまで割込ブロッ クはそれ以上送られない。先行の割込のロケーションを 表す第1ポインタはそのロケーションに保持される。こ の先行の割込が肯定応答されてしまうまで、割込リクエ ストは、それらが要求される時、第2 ポインタのロケー ションに書き込まれる。それは、新しい各ブロックが書 き込まれた後、下方へ移動させられる。この先行の割込 が肯定応答される時、第1ポインタと第2ポインタとの 間の割込ブロック(それらが存在する場合)は、DSP サブシステム12により、DMA機能を使用して、コン トローラ4のデータ・メモリに書き込まれる。各割込ブ ロックが書込みのためにアクセスされた後、第1ポイン タは第2ポインタに到達するまで下方へ動かされる。

【 0052】オペレーションの第2 バージョンでは、D SPサブシステム12は、最後の割込ブロックがコント ローラ・プロセッサ53aに送られた以後にリスト90 に書き込まれた割込ブロックの数を探知する。このリス トが所定の限界に達する時、それらの割込ブロックはD MA によってコント ローラ・カード のメモリ に書き込ま

【 0053】オペレーションの第3 バージョンでは、D SPサブシステム12は、先行の割込ブロックの送信に 続く経過時間又は第1の未送信割込がリスト90に書き 込まれた後の時間を探知する。この時間が所定のレベル に達する時、第1 ポインタと第2 ポインタとの間の割込 ブロック(それらが存在する場合)がDSPサブシステ ム12によってプロセッサ4のデータ・メモリに書き込 まれる。

【0054】これらの方法を組み合わせて使用すること

も可能である。例えば、割込ブロックは、所定の制限を 越えた十分な数のそのようなブロックがポインタ92、 94の間に累積された場合だけ、肯定応答の受信時にプ ロセッサ53aに送られてもよい。この方法では、プロ セッサ53aが割込される頻度は、肯定応答が速く戻さ れるので不必要に増加することはない。又、先行の割込 の肯定応答時、或いは先行の割込の送信に続く時間が所 定の最大時間を超えた時、割込ブロックはプロセッサ5 3 a に送られ、割込待ち時間を制御する。

【0055】これらの如何なるバージョン又はそれらの 10 組合せによっても、パワー・オン又はプロセスを開始す る他のセッションはプロセスを開始させるための単一の 割込の伝送を含むことが可能である。1 つ又は複数の割 込ブロックがDMAによって送られた後、プロセッサ5 3 a がそれのデータ・メモリ89 における適切なロケー ションをチェックしなければならないことを表す割込が PCI バス48、53(図4に示された)の割込線を通 して送られる。

【0056】本発明を、それの好適な形式又は実施例に おいて或る程度詳しく説明したけれども、部品の組合せ 20 及び配列を含む構成、製造、及び用法の細部における数 多くの変更を、本発明の精神及び技術範囲を逸脱するこ となく行い得ることは勿論である。

【0057】まとめとして、本発明の構成に関して以下 の事項を開示する。

【 0058】(1) 第1 データ・メモリをアクセスする ディジタル信号プロセッサ・サブシステムから第2 デー タ・メモリをアクセスするホスト・プロセッサに割込情 報を転送するための方法にして、前記ディジタル信号プ ロセッサ・サブシステムは割込線及び複数のデータ線に 30 よって前記ホスト・プロセッサに接続されていることを 含む方法において、(a) 前記データ線を通して前記デ ィジタル信号プロセッサ・サブシステムから前記第2 デ ータ・メモリにおける所定のエリアに前記割込情報を制 御ブロックとして転送するステップと、(b) 前記ディ ジタル信号プロセッサ・サブシステムから前記割込線を 通して前記ホスト・プロセッサに割込を送るステップ と、(c) 前記割込の受信時に、前記ホスト・プロセッ サによって前記第2 データ・メモリにおける前記所定の エリアから情報を読み取るステップと、を含む方法。

- (2) 前記ディジタル信号プロセッサ・サブシステムは ダイレクト・メモリ・アクセスによって前記割込情報を 前記第2 データ・メモリ に送ることを特徴とする上記 (1) に記載の方法。
- (3) 前記ステップ(a) は複数の割込ブロックを累積 するステップによって先行され、前記制御ブロックが前 記複数の割込ブロックを含む場合、前記複数の割込ブロ ックにおける各割込ブロックが個々の割込リクエストを 表すことを含む上記(1)に記載の方法。

サ・サブシステムから前記第2 データ・メモリ へ以前に 送信された割込情報の制御ブロックに対する前記ホスト プロセッサからの肯定応答の受信時に伝送されること を特徴とする上記(3)に記載の方法。

20

- (5) 前記制御ブロックは、以前に送信された割込情報 の制御ブロックを前記ディジタル信号プロセッサ・サブ システムから前記第2 データ・メモリ に送信した後に所 定最大数の割込ブロックを累積した時、更に送信される ことを特徴とする上記(4)に記載の方法。
- (6) 前記制御ブロックは、以前に送信された割込情報 の制御ブロックを前記ディジタル信号プロセッサ・サブ システムから前記第2 データ・メモリに送信した後の経 過時間が所定の値に達した時、更に送信されることを特 徴とする上記(4)に記載の方法。
- (7) 前記制御ブロックは、以前に送信された割込情報 の制御ブロックを前記ディジタル信号プロセッサ・サブ システムから前記第2 データ・メモリに送信した後に生 じた第1割込リクエストに続く経過時間が所定のレベル に達した時、更に送信されることを特徴とする上記
- (4) に記載の方法。

40

- (8) 前記制御ブロックは、以前に送信された割込情報 の制御ブロックを前記ディジタル信号プロセッサ・サブ システムから前記第2 データ・メモリに送信した後に所 定最大数の割込ブロックを累積した時、更に送信される ことを特徴とする上記(3)に記載の方法。
- (9) 前記制御ブロックは、以前に送信された割込情報 の制御ブロックを前記ディジタル信号プロセッサ・サブ システムから前記第2 データ・メモリに送信した後の経 過時間が所定の値に達した時、更に送信されることを特 徴とする上記(3)に記載の方法。
- (10) 前記制御ブロックは、以前に送信された割込情 報の制御ブロックを前記ディジタル信号プロセッサ・サ ブシステムから前記第2 データ・メモリに送信した後に 生じた第1割込リクエストに続く経過時間が所定のレベ ルに達した時、更に送信されることを特徴とする上記 (3)に記載の方法。
- (11)電話ネットワーク回線に接続するためのネット ワーク・インターフェース手段と、複数の信号を結合し て前記電話ネットワーク回線を通して送信するための時 分割マルチプレキシング手段と、前記電話ネットワーク 回線から受信した複数の信号を分離する時分割デマルチ プレキシング手段と、前記時分割マルチプレキシング手 段及び前記時分割デマルチプレキシング手段に接続され た複数のディジタル信号プロセッサと、前記複数のディ ジタル信号プロセッサ及び前記時分割デマルチプレキシ ング手段からのデータを送信し、前記時分割マルチプレ キシング手段及び前記複数のディジタル信号プロセッサ に送るためのデータを受信するためのバス・インターフ ェースと、を含む装置。
- (4)前記制御ブロックは前記ディジタル信号プロセッ 50 (12)ホスト・プロセッサと、前記ホスト・プロセッ

サによってアクセス可能なホスト・データ・メモリと、 複数のディジタル信号プロセッサのうちの1 つのディジ タル信号プロセッサと前記ホスト・プロセッサとの間に 延びるデータ・バスと、前記ディジタル信号プロセッサ と前記ホスト・プロセッサとの間に延びる割込線と、を 更に含み、前記ディジタル信号プロセッサは前記データ ・バスを通して前記ホスト・データ・メモリに割込情報 を含む割込制御ブロックを送ること及び前記割込線を通 して割込を送ることによって前記ホスト・プロセッサに 割込を行うことを特徴とする上記(11)に記載の装 置。

(13) 前記割込制御ブロックは各々が割込リクエストを記述した複数の割込ブロックを含むことを特徴とする 上記(12) に記載の装置。

(14)各々が電話ネットワーク回線に接続するための ネットワーク・インターフェース手段と、複数の信号を 結合して前記電話ネットワーク回線を通して送信するた めの時分割マルチプレキシング手段と、前記電話ネット ワーク 回線から 受信した複数の信号を分離する 時分割デ マルチプレキシング手段と、前記時分割マルチプレキシ 20 ング手段及び前記時分割デマルチプレキシング手段に接 続された複数のディジタル信号プロセッサとを含む第1 及び第2 通信アダプタ、及び前記第1 及び第2 通信アダ プタの間に延び、前記第1 通信アダプタの前記複数のデ ィジタル信号プロセッサを前記第2通信アダプタの前記 時分割マルチプレキシング手段及び時分割デマルチプレ キシング手段に接続し、前記第2通信アダプタの前記複 数のディジタル信号プロセッサを前記第1 通信アダプタ の前記時分割マルチプレキシング手段及び時分割デマル チプレキシング手段に接続する第1バスを含む装置。 (15) 前記第1 バスは前記第1 及び第2 通信アダプタ

とを特徴とする上記(14)に記載の装置。

(16)前記第1通信アダプタに接続されたホスト・プロセッサと、前記ホスト・プロセッサによってアクセス可能なホスト・データ・メモリと、前記第1通信アダプタの複数のディジタル信号プロセッサのうちの1つのディジタル信号プロセッサと前記ホスト・プロセッサとの間に延びるデータ・バスと、前記ディジタル信号プロセッサと前記ホスト・プロセッサとの間に延びる割込線と、を更に含み、前記ディジタル信号プロセッサは前記データ・バスを通して前記ホスト・データ・メモリに割込情報を含む割込制御ブロックを送ること及び前記割込線を通して割込を送ることとはよって前記ホスト・プロセッサに割込を行うことを特徴とする上記(14)に記載の装置。

(17) 前記割込制御ブロックは各々が割込リクエストを記述した複数の割込ブロックを含むことを特徴とする上記(16)に記載の装置。

【図面の簡単な説明】

【 図1 】本発明に従って形成された通信アダプタを使用するI S D N サーバ・アプリケーションの概略図である。

【 図2 】 図1 の通信アダプタ・カードの概略図である。

【図3】図2の通信アダプタ・カードを4個含む通信構成の概略図である。


【 図4 】図2 の通信アダプタ・カードの、特に、データ・フローの経路を示す機能的ブロック図である。

【 図5 】図2 の通信アダプタ・カード における2 つのD S P サブシステムを関連の回路と共に示すブロック図である。


30 【 図6 】図2 の通信アダプタ・カード におけるDSPサブシステムのデータ 記憶装置内に形成された割込ブロックのリンクされたリストの概略図である。


【 図1】

を他の通信アダプタに接続するように更に延長されるこ



【 図2 】





フロント ページの続き

- ・ (72)発明者 リチャード・クライド・ベックマン アメリカ合衆国33431、フロリダ州ボカ・ ラトン、サード・アベニュー、エヌ・ダブ リュ 4901
- (72) 発明者 ロバート・チィーツィン・エング アメリカ合衆国33498、フロリダ州ボカ・ ラトン、ワンハンドレッドフィフス・アベ ニュー・エス 18084

- (72) 発明者 ジュディス・マリー・リンガー アメリカ合衆国33445、フロリダ州デレ イ・ビーチ、トウェンティセカンド・アベニュー、エス・ダブリュ 2895・ナンバー 107
- (72)発明者 ジョゼフ・シー・ペティ、ジュニア アメリカ合衆国33431、フロリダ州ボカ・ ラトン、リッチモンド・サークル 9604
- (72)発明者 ジョン・クラウド・シニバルディ アメリカ合衆国33062、フロリダ州ポンパ ノ・ビーチ、ナインティーンス・ストリー ト、エヌ・イー 2850
- (72)発明者 ガリー・エル・ターベヴィッレ アメリカ合衆国33431、フロリダ州ボカ・ ラトン、フォース・アベニュー、エヌ・ダ ブリュ 4999
- (72) 発明者 ケヴィン・ブラッドリー・ウィリアムズ アメリカ合衆国33317、フロリダ州プラン テーション、オーキッド・ドライブ 861